Lista subiectelor pentru anul 3 CTI

CURS II

1. **Definiți microsistemul digital**

Sistemele de calcul bazate pe microprocesoare sau microcontrolere se numesc microsisteme digitale.

2. **Prezentați și comentați structura clasică a unui microprocessor**



Orice microprocesor are 3 magistrale:

- de adrese
- de date
- de comandă şi control.

Magistrala de adrese:

- indică celula de memorie sau circuitul de I/E,
- ieşiri sau bidirecţionale dacă microprocesorul conţine memorie cache,
- capacitatea = 2^n locaţii, n fiind numărul liniilor de adresă.

Magistrala de date:

- stabileşte "numărul de biţi" ai unui microprocesor, 8, 16, 32, 64,
- bidirecţionale, sensul de transfer este stabilit de microprocesor.

Magistrala de comandă şi control:

- indică ce operaţii va executa microprocesorul, când şi cu cine,
- i se poate comunica faptul că resursele sunt prea lente,
- i se poate cere să elibereze resursele sistemului.

Resurse interne:

- magistrale interne,
- unitate aritmetică şi logică, UAL sau ALU,
- dispozitiv de comandă şi control, DCC:
    a. pentru controlul tuturor transferurilor interne,
    b. pentru controlul tuturor transferurilor externe.
- decodificator al codului instrucţiunii, DCI: coamandă DCC,
- registrul instrucţiunii, RI: memorează temporar instrucţiunile,
- numărător de adrese, PC,
- tampoane de date şi adrese,
- setul de registre:
    c. memorie internă foarte rapidă dar de capacitate mică,
    d. caracteristică a arhitecturii unui microprocesor,
    e. în strânsă legătură cu setul de instrucţiuni.

3. **Ce caracteristică trebuie să aibă un circuit logic a cărui ieșire se leagă la o linie a unei magistrale? De ce?**

Circuitul logic trebuie să aibă ieșire cu 3 stări. A treia starea descrie o Impedanță foarte mare, deconectând, practic, circuitul. Această facilitate permite mai multor componente să fie conectate la aceeași magistrală, întrucât ele pot citi sau scrie date sau să fie deconectate ca să nu "corupă" datele din magistrală și, respectiv, să nu fie nici ele la rândul lor afectate. Atunci când mai multe

componente sunt legate la aceeași magistrală, nu dorim ca fiecare componentă să preia date în același timp și nici să le scrie. Având cea de-a 3-a stare, fiecare unitate poate scrie/citi individual, permițând ca datele să fie recepționate sau trimise doar de către circuitele care solicită acest lucru.

4. **Prezentați și comentați schema bloc a unui microsistem digital**



- Unitatea centrală (UC): microprocesor sau microcontroler + alte circuite (generator de tact, generator al semnalului de iniţializare, amplificarea şi demultiplexarea magistralelor);
- Memoria fixă:
  - implementată cu circuite ROM, OTP, EPROM, EEPROM sau Flash,
  - memorează programe de sistem sau aplicative,
  - la PC conţine doar un set de rutine de bază pentru comunicarea procesorului cu periferia, programe de test, variabile care fixează anumite particularităţi funcţionale şi un program încărcător care va încărca sistemul de operare de pe suport extern în memoria de tip RAM şi îl va lansa în execuţie.
- Memoria de scriere/ citire (RAM):

- pentru memorări temporare iar la PC şi pentru memorarea, în timpul unei sesiuni de lucru, a sistemului de operare,
- SRAM (RAM static) şi DRAM (RAM dinamic).

- Porturi de intrare/ieşire:
  - asigură interfaţa dintre unitatea centrală şi echipamentele de intrare/ ieşire,
  - converteşte informaţia din formatul unităţii centrale în cel al perifericelor şi invers.
- Decodificatorul de memorie (DECM):
  - generează semnale de selecţie pentru circuitele de memorie,
  - are ca intrări linii din magistrala de adrese.
- Decodificatorul de porturi (DECP):
  - generează semnale de selecţie pentru circuitele de memorie,
  - are ca intrări linii din magistrala de adrese.
- Magistrale externe de adrese, date, comandă şi control.

5. **Prezentați structura internă a microprocesorului 8086. Care este rolul unităților interne?**



Microprocesorul 8086 prezintă două unități:

- Unitatea de execuție, care execută codul; datele necesare sunt aduse, în cazul unei cereri, de unitatea de interfațare
- Unitatea de interfațare cu magistralele, care accesează exteriorul

CURS III

6. **Descrieți, pe scurt, mecanismul de segmentare a memoriei la microprocesorul 80386.**

Adresa logică, data de programator, are două componente: selector și deplasament. Selectorul este un deplasament într-o tabelă care se află în memoria fizică a procesorului. Adresa de început a tabelei este stocată într-un registru. Din selector și din ceea ce se obține din registru apare o intrare, iar din intrarea aia rezultă adresa de început a segementului ce conține locația dorită. Combinând cu deplasamentul, care vine tot din adresa dată de programator, rezultă adresa liniară/adresa fizică dacă n-avem mecanism de paginare.

7. **Care este capacitatea maximă a memoriei virtuale care poate fi gestionată de un task la microprocesorul 80386? Justificați.**

Fiecărui task îi este alocat 64 TO memorie virtuală. Analizând câmpul de INDEX din structura unui selector de segment, observăm că acesta dispune de 13 biți => 2^{13} = 8192 intrări. Un task poate accesa maxim 8192 segmente comune + 8192 segmente proprii = 16384 segmente. Limita unui segment este de 20 de biți; ținând cont de bitul de granularitate(a cărui unitate de măsură este octetul sau pagina de 4 KO), deducem că dimensiunea maximă a unui segment este de 4 MO. 16384 segmente * 4 MO/segment = 64 TO.

8. Care este calea prin care un task nou ajunge la segmentele proprii de memorie?

Câmpul LDT(Local Descriptor Table) din Segment Stare Task(TSS) conține informații prin care procesorul ajunge la segmentele locale ale task-ului apelat. Atunci când procesorul apelează alt task, ajunge la segmentul de stare al task-ului repesctiv, se duce la câmpul LDT, extrage informația, le încadrează în LDTR(Local Descriptor Table Registers) și prin acest mecanism ajunge la LDT-ul corespunzător noului task și, astfel, la segmentele noului task.

9. **Descrieți mecanismul de paginare a memoriei la microprocesorul 80386. Avantaje și dezavantaje.**

A apărut ca urmare a dimensiunilor mari ale segmentelor (până la 4 Go), în scopul gestionării mai eficiente a lor; priveşte segmentul ca fiind alcătuit din pagini fixe de 4 Ko şi oferă facilităţi suplimentare de protecţie. Mecanismul de paginare preia adresa generată de cel de segmentare, adresa liniară, şi o transformă în adresă fizică.

În cadrul mecanismului de paginare, adresa liniară este privită ca o segmentare în 3 câmpuri – director, tabelă și deplasament. Câmpul director conține un offset într-o tabelă a directorilor, plasată în memorie, iar locul unde este plasată este indicat de unul din registrele interne ale procesorului(CS3). Ieșirea indicată de configurația din câmpul director ne duce la tabela paginilor împreună cu ceea ce e în câmpul tabelă. Ieșirea din câmpul de tabelă ne duce la adresa de început a paginii fizice dorite și împreună cu deplasamentul ne duce la locația solicitată.

- Avantaje:
  - se pot gestiona 1024 x 1024 = 1 M pagini a câte 4 Ko;
  - tabelele sunt ele însele pagini de câte 4 Ko;
  - cere zone de memorie compacte de dimensiuni mici: 4 Ko faţă de un mecanism pe un singur nivel, cu pagini de 4 Ko, pentru care ar fi fost necesară o tabelă cu 1 M intrări şi considerând 4 octeţi/ intrare ar fi fost necesară o zonă de memorie compactă de 4 Mo.
- Dezavantaje:
  - necesitatea execuţiei a două accese suplimentare la memorie pentru fiecare acces dorit, ceea ce înseamnă timp suplimentar;
  - soluţia: prevederea în microprocesor a unei memorii cache pentru paginare, cunoscută sub denumirea de TLB;
  - conţine adresele celor mai recent folosite 32 pagini;
  - tabela are 32 intrări şi poate acoperi 128 Ko de memorie.

10. **Prezentați schema bloc a adresării memoriei la microprocesorul 80386.**

În partea de sus a circuitului avem prezentat schematic mecanismul de segmentare, iar în partea de jos – mecanismul de paginare cu memoria cache.



CURS IV

11. **Prezentați soluții pentru amplificarea liniilor uni și bidirecționale ale unui microprocesor.**

Întârzierea pe o poartă TTL normală e 9-10 ns. Vom avea întârzieri pe anumite ramuri. Nu știm dacă ne deranjează sau nu, depinde de viteza sistemului.



Amplificarea liniilor unidirecționale



Amplificarea liniilor bidirecționale



12. **Prezentați soluții principiale pentru demultiplexarea liniilor multiplexate ale unui microprocesor. Avantaje și dezavantaje.**

- Demultiplexare centrală(pentru toți partenerii procesorului)

  Avantaje:

  - Circuitul are dimensiuni mai reduse => soluție mai ieftină

  Dezavantaje:

  - Dacă se defectează o singură linie din magistrala de adrese, tot sistemul este defect



- Demultiplexare locală(câte o demultiplexare pentru fiecare partener al procesorului)

  Avantaje:

  - Dacă se defectează o singură linie din magistrala de adrese, un singur partener pică

  Dezavantaje:

  - Cere mai multe circuite => este mai scumpă



13. **Prezentați schema unității centrale cu microprocesorul 8086 în modul minim.**



14. **Prezentați schema unității centrale cu microprocesorul 8086 în modul maxim.**



15. **Prezentați schema clasică a unui sistem multiprocesor cu resurse partajate.**



16. **Care este rolul unui circuit arbitru într-un sistem multiprocesor? Exemplificați utilizând circuitul 8289.**

a. Acţionează asupra circuitului 8288:
   i. când arbitrul permite accesul procesorului la magistrala comună, el va activa linia /AEN; aceasta va permite accesul separatoarelor de pe liniile de adrese şi date pe magistrala comună; semnalele de comandă vor fi generate, de către circuitul 8288, în funcţie de tipul de ciclu executat de procesor;
   ii. cînd arbitrul nu permite accesul procesorului la magistrala comună, el va dezactiva semnalul /AEN; circuitul 8288 va trece toate semnalele de comandă a transferurilor cu resursele de pe magistrala comună în starea lor inactivă, separatoarele de pe liniile de date şi adrese între magistralele procesorului şi magistrala comună vor fi trecute în a 3-a stare permiţând astfel accesul altor procesoare la magistrala comună.
b. Microprocesorul este introdus în stări de așteptare;
c. Într-un sistem multimaster este necesară definirea unei priorităţi la existenţa cererilor de acces simultane la magistrala comună; 3 tehnici:
   i. paralelă,
   ii. serială şi
   iii. rotativă.

d. Controlul magistralei comune de către circuitul 8289:
    i. permite accesul la magistrala comună a procesoarelor master de mare şi mică prioritate;
    ii. procesorul cu prioritate mare va putea intra pe magistrala comună atunci când prezentul deţinător al magistralei îşi încheie ciclul iar procesorul cu prioritate mai mică va putea intra pe magistrală dacă nici un procesor cu prioritate mai mare nu o doreşte;
    iii. dacă un procesor prioritar deţine magistrala şi dacă un procesor mai puţin prioritar o doreşte, arbitrul acestuia va indica procesorului mai prioritar că doreşte magistrala atunci când aceasta va fi liberă;
    iv. configurarea arbitrului 8289 depinde de structura sistemului şi va determina modul în care preia şi eliberează magistrala comună;
    v. dacă arbitrul este conectat la un procesor care are acces atât la magistrala comună cât şi la o magistrală rezidentă, arbitrul se va supune tehnicii de prioritizare doar pentru accesele la magistrala comună;
    vi. cedarea magistralei comune poate fi împiedicată de către un procesor, prin intermediul semnalului /LOCK; semnalul este folosit pentru a proteja secvenţe critice de cod, de ex.: lucrul cu semafoare, transferurile cu harddiskul, secvenţă de refresh etc.

CURS V

17. **Care este rolul și poziția unui decodificator de memorii într-un microsistem digital?**
    - rolul unui decodificator de memorii este să genereze semnale de selecţie pentru circuitele de memorie din microsistem;
    - poziţia pe care o ocupă, în cadrul microsistemului, este între unitatea centrală şi circuitele de memorie.

18. **Descrieți decodificarea completă. Avantaje și dezavantaje.**
    - se construieşte un tabel având ca şi coloane rangurile de adrese şi ca linii configuraţii care arată adresa de început şi de sfârşit a fiecărei zone ocupate de câte un circuit;

- pentru fiecare circuit, se inspectează coloanele, pornind de la rangurile mai semnificative spre cele mai puţin semnificative şi se stabilesc acele ranguri ce rămân nemodificate oricare ar fi locaţia adresată în respectiva zonă;
- o funcţie combinaţională a acestor intrări va individualiza zona respectivă şi va constitui ecuaţia pentru semnalul de selecţie a circuitului care o acoperă.

Avantaje:

- Fiecărei locații adresabile din memorie îi corespunde o adresă unică.

Dezavantaje:

- Toate liniile de adresă trebuie folosite în procesul decodificării.

19. Descrieți decodificarea incompletă. Avantaje și dezavantaje.

- se construieşte tabelul ca în cazul anterior dar funcţia sau funcţiile care vor genera semnalele de selecţie nu vor utiliza toate liniile de adresă ce rămân nemodificate oricare ar fi locaţia adresată din zona respectivă;
- aceasta va duce la o simplificare a decodificatorului dar un acelaşi circuit, sau diviziune, va ocupa mai multe zone de memorie de aceeaşi capacitate ca cea a circuitului;
- dacă nu se consideră o linie de adresă un acelaşi circuit va ocupa 2 zone de memorie, dacă nu se consideră 2 linii de adresă un acelaşi circuit va ocupa 4 zone de memorie ş.a.m.d.

Avantaje:

- Simplă și ieftină;
- Unele linii de adresă nu sunt folosite în procesul decodificării.

Dezavantaje:

- Un circuit proiectat ocupă mai multe zone de memorie.

20. Care tip de memorie se conectează mai ușor la o unitate centrală cu microprocesor: fixă, SRAM sau DRAM? Dar mai greu? De ce?

Memoria fixă se leagă cel mai ușor, fiindcă necesită cele mai puține conexiuni. Urmează SRAM, care cere și semnal de comandă pentru scriere(fixă nu cere). DRAM se conectează cel mai greu, fiindcă apare și problema reîmprospătării.

21. Se pot conecta porturi la un procesor care nu are sistem de intrare/ieșire? Dacă nu, de ce? Dacă da, cum?

Da, în spaţiul de memorie al microprocesorului: comunicarea microprocesorului cu ele se va face cu instrucţiuni de lucru cu memoria întrucât microprocesorul nu va face distincţie între porturi şi memorie, în sistem va exista doar decodificatorul de memorie iar porturilor le sunt alocate adrese sau zone din spaţiul de memorie.

22. **Prezentați și comentați soluția pentru portul realizat cu porți. Pentru ce tip de port se recomandă? De ce?**

- Este folosită pentru porturile de intrare;
- Ieşirile porţilor se conectează la linii de date ale microprocesorului, ca urmare este necesar să aibă facilitatea de a 3 – a stare;
- Semnalele care se citesc se conectează la intrările de date ale porţilor;
- Intrările de validare ale porţilor sunt comandate de una sau mai multe ieşiri dintr - un decodificator de porturi;
- Semnalele care se citesc sunt generate din exterior şi se presupune că circuitul care le generează le şi memorează până când este necesar; în caz contrar sunt prevăzute bistabile;
- Citirea se face în timpul ciclului de intrare.



Este folosit pentru porturile de intrare

23. **Prezentați și comentați soluția pentru portul realizat cu bistabile. Pentru ce tip de port se recomandă? De ce?**

Portul implementat cu bistabile

- Este folosită pentru porturile de ieşire;
- Există mai multe variante:

- cu bistabile:
  - de tip JK;
  - de tip D;
- cu bistabile care comută:
  - pe nivelul impulsului de tact;
  - pe frontul impulsului de tact:
    - anterior;
    - posterior.



Este folosit pentru porturile de ieșire, întrucât la ieșire avem nevoie de semnale de durată ca să vedem un anumit rezultat. Prin urmare, această comandă de ieșire trebuie memorată, facilitate oferită de bistabile.

24. **Ce înseamnă comanda unui semnal prin program?**

a. Citirea unui semnal din exteriorul microsistemului: soluţia este cea prezentată la citirea unui semnal prin intermediul unui port implementat cu o poartă:
   i. Semnalul este legat la intrarea de date a unei porţi cu 3 stări;
   ii. Intrarea de validare a porţii este comandată de o ieşire a unui decodificator de porturi;
   iii. Ieşirea porţii este legată la o linie a magistralei de date a unităţii centrale;
   iv. Citirea se face cu o instrucţiune IN şi apoi se face ramificarea.

b. Poziţionarea unui semnal la 1 sau 0 logic: soluţia este cea prezentată la implementarea unui port cu un bistabil:
   i. Valoarea semnalului este transmisă la intrarea de date a unui bistabil prin intermediul unei linii a magistralei de date;

ii. Tactul bistabilului este comandat de o ieşire a unui decodificator de porturi;
iii. Iesirea bistabilului este semnalul care trebuie comandat;
iv. Poziţionarea semnalului se face cu o instrucţiune OUT.

25. **Definiți și comentați noțiunea de circuit specializat programabil.**

Un circuit este specializat atunci când oferă standardizarea soluţiilor pentru diversele tipuri de aplicaţii rezolvabile cu sisteme cu microprocesoare. Un circuit specializat este programabil în sensul că i se poate cere, prin intermediul unuia sau mai multor cuvinte de comandă, alegerea unor particularităţi ale tipului de aplicaţie pentru care circuitul a fost conceput. Cuvintele de comandă sunt transmise circuitului de unitatea centrală și oferă informaţie de stare legată de ultimul transfer.

26. **Prezentați și comentați caracteristicile de bază ale interfeței RS232 (fără controlul fluxului).**

- Nivelele de tensiune:
  - Nu sunt TTL ci EIA şi au următoarele valori:
    - - 25V ÷ - 3V pentru “1” logic şi
    - + 3V ÷ + 25V pentru “0” logic;
  - Sunt necesare circuite de conversie TTL → EIA şi EIA → TTL: 232;
- Direcţia de deplasare a datelor:
  - Simplex (unidirecţionale), semi-duplex sau half duplex (bidirecţionale dar la momente de timp diferite) şi duplex sau full duplex (bidirecţionale ce pot avea loc simultan);
- Viteza:
  - Mică;
  - Există două unităţi de măsură a vitezei transferului: bit pe secundă (bps) şi baud; dacă transferul este digital atunci 1 bps = 1 baud;
  - Treptele de viteză mai utilizate sunt: 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200 mai rar 230400, 460800 bps.
- Transferul serial de tip RS232 este util atunci când există distanţe mari (peste 3 m) între echipamentele care comunică.
- Există două motive care susţin această recomandare: costul şi rezistenţa la perturbaţii:

- Costul este determinat de numărul firelor din cablul care leagă cele 2 echipamente: dacă acest număr este mai mic, costul va fi mai redus;
- Transferul serial de tip RS232 are o rezistenţă mai mare la perturbaţii decât cel paralel din două motive:
  - posibilitatea de perturbare a liniilor scade dacă numărul acestora este mai mic şi
  - distanţa dintre nivelele de tensiune corespunzătoare celor 2 nivele logice este mai mare decât la transferul paralel.

- Sincronizarea între emiţător şi receptor:
  - Transfer sincron;
  - Transfer asincron: transfer pe caracter, un caracter poate fi transmis în orice moment;
  - Forma de undă a unui caracter:
  - Caracteristici:
    - Sincronizare la nivel de caracter prin bitul START;
    - 5 – 8 biţi de date;
    - Opţional bit de paritate;
    - 1, 1.5, 2 biţi de STOP.
  - Rejecţia impulsurilor de START false şi citirea informaţiei la receptor:
  - Avantaje:
    - Transmiţătorul poate transmite un caracter oricând doreşte;
    - Simplu de implementat.
  - Dezavantaje:
    - Se transferă şi informaţie inutilă (de cadrare): minim 20%;
    - Rată de transfer mică.
  - Transfer sincron: transfer pe bloc, transferul se face la nivel de bloc sau de mesaj.
  - Avantaj:
    - Asigură viteză mai mare datorită:
      - Existenţei tactului;
      - Elimină informaţia de cadrare la nivel de caracter.
  - Dezavantaje:
    - Sunt necesare caractere de sincronizare deci dacă blocul este scurt, sub 8 caractere, modul sincron nu mai este eficient;
    - Linia suplimentară de tact.

- Codificarea informaţiei alfanumerice: prin coduri:

- BAUDOT: folosea doar 5 biţi pentru codificarea unui caracter, ceea ce a limitat la 32 numărul de caractere ce puteau fi transferate;
- EBCDIC;
- ASCII ("American Standard Code for Information Interchange"): 96 de octeţi corespund la litere, numere sau caractere speciale, iar 32 de octeţi corespund la caractere de comandă.

27. **Ce este circuitul 8251? Prezentați caracteristicile sale.**

- Circuitul specializat programabil 8251
  - Specializat pentru transferurile seriale;
  - Face parte din categoria circuitelor de tip USART ("Universal Synchronous Asynchronous Receiver Transmitter"); moduri de lucru:
    - Sincron;
    - Asincron;
  - Poate să primească un octet în paralel de la unitatea centrală, să – l serializeze şi să – l transmită la un echipament serial;
  - Poate să preia de pe linie, de la un echipament periferic serial, un octet, să – l asambleze şi să – l predea, în paralel, unităţii centrale;
  - Circuitul comunică unităţii centrale când are un caracter gata pentru ea sau când a terminat de transmis un octet şi poate prelua altul; poate comunica:
    - Prin program;
    - Prin întreruperi;

    Transmisie şi recepţie cu dublu tampon.

28. **Prezentați și comentați structura internă a circuitului 8251.**

- Structura internă a circuitului:



Există o magistrală internă la care se leagă, pe de o parte, blocuri pentru legătura cu procesorul, tamponul de date, logica de scriere/citire(toate semnalele de comandă intră aici), iar pe de altă parte – blocuri pentru comunicare cu linia serial. Pentru recepție există un tampon și o parte de control.

a. C//D este intrarea prin care se alege unul din cele 2 porturi interne ale circuitului: portul de comandă/stări, ptr. C = 1 și portul de date ptr. C = 0; aici se leagă o linie din magistrala de adrese (de obicei A1 sau A2);
b. RXD – linia pe care vine informația serial;
c. ~RXC – tactul pentru recepție;
d. RXRDY – linia prin care partea de recepție anunță procesorul că are un caracter pentru el;
e. TXD – linia serial pe care pleacă datele;
f. ~TXC – tactul pentru transmisie;
g. TXRDY - Ieșirea prin care circuitul îi spune procesorului că are nevoie de un caracter.

29. **Cum se programează circuitul 8251 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?**



Programarea începe cu inițializarea circuitului, care poate fi internă sau externă. Circuitul așteaptă un cuvânt de mod prin care i se spune să lucreze în mod sincron sau asincron. Dacă i se cere să lucreze în mod asincron, acesta merge pe ramura corespunzătoare, așteptând un cuvânt de comandă, după care-și încheie execuția. Dacă i se cere să lucreze în mod sincron, primește primul octet de sincronizare prin care află dacă va mai fi vreun octet de sincronizare. Dacă da, îl așteaptă și pe al doilea, după care trece la așteptarea cuvântului de comandă și își încheie ciclul de programare. Dacă nu va mai fi un alt octet de sincronizare, sare peste etapa de așteptare a acestuia, următoarele etape fiind identice cu cele descrise anterior.

30. **Pentru ce clasă de aplicații se folosește circuitul 8253?**

Tipuri de aplicaţii:

a. generarea de întârzieri;
b. generarea de impulsuri cu frecvenţă programabilă:
c. generarea de impulsuri singulare;
d. ceas de timp real;
e. monostabil numeric;
f. numărarea de evenimente externe.

31. **Prezentați și comentați structura internă a circuitului 8253.**



- A1 și A0 sunt intrări pentru selectarea unuia din cele 4 porturi interne ale circuitului: 00 pentru Contor 0, 01 pentru Contor 1, 10 pentru Contor 2 și 11 pentru RCC; se leagă linii din mag. de adrese (de obicei A2 și A1);

- Tamponul date asigură legătura între circuit şi magistrala de date a sistemului; transferă cuvinte de comandă, constante de divizare precum şi conţinutul contoarelor, în cazul unei operaţii de citire a lor;

- Logica scriere/ citire conduce întregul transfer de date din interiorul circuitului; are ca intrări semnale de comandă din partea microprocesorului care îi comunică ce fel de operaţii se desfăşoară;

- RCC, Registrul de comandă şi control, va prelua cuvintele de comandă transmise de către microprocesor care arată contoarele implicate în operaţiile curente şi modurile de lucru ale acestora; nu poate fi citit;

- Contoarele 0, 1 şi 2 sunt identice şi independente în funcţionare; fiecare este un numărător pe 16 ranguri, cu preâncărcare, care

numără în jos, având ca intrare de tact linia CLKi; în faza de programare, contorul este preâncărcat cu o constantă iar cuvântul de comandă care îi corespunde îi va fixa modul de lucru; fiecare contor poate lucra în unul din 6 moduri; dacă se numără evenimente, impulsurile care le descriu vor fi preluate de contor la intrarea CLK proprie iar dacă se doreşte generarea de întârzieri atunci la intrarea CLK a unui contor se va lega tactul sistemului; conţinutul contoarelor poate fi citit de microprocesor; conţinutul contoarelor poate fi citit.

32. **Cum se programează circuitul 8253 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?**

- ❑ Fiecare contor al circuitului va fi programat individual, fiind privit, de către microprocesor, ca un port de intrare/ ieşire; ordinea poate fi oricare;
- ❑ Fiecare contor va fi programat cu un cuvânt de comandă şi cu o constantă de preîncărcare, pe 1 sau 2 octeţi.

33. **Descrieți un mod de lucru al unui contor al circuitului 8253.**

Modul 0 sau generarea unei cereri de întrerupere la sfârşitul numărării:

a. După programarea contorului, ieşirea acestuia trece la nivel 0 logic;
b. Se menţine la această valoare până când conţinutul contorului va ajunge la valoarea 0, în urma numărării impulsurilor sosite pe linia CLK, când va trece la 1 logic;
c. Rămâne în această stare până la o nouă încărcare;
d. Numărarea poate fi inhibată prin activarea intrării GATE;
e. Fig. prezintă modificarea ieşirii unui contor programat să lucreze în modul 0:
    i. Cifra din paranteză indică valoarea constantei;
    ii. Decrementarea începe după încărcarea constantei şi după trecerea unui impuls la intrarea de tact.



Modul 1 sau monostabil programabil:

- Ieşirea trece în starea 0 logic:
  - după ce are loc încărcarea contorului,
  - după ce are loc o tranziţie pozitivă pe linia GATE şi
  - după ce trece un impuls pe linia CLK.
- Ieşirea rămâne la 0 logic până când contorul ajunge la valoarea 0 după care aceasta revine la 1 logic;
- Dacă, în timpul numărării, este încărcată în contor o nouă valoare aceasta nu va fi luată în considerare dacă nu există tranziţie pozitivă pe linia GATE; o astfel de tranziţie va relua procesul de decrementare de la valoarea iniţială chiar dacă numărarea nu s – a încheiat, iar dacă înaintea tranziţiei contorul a fost înscris cu o nouă constantă, decrementarea va avea loc în conformitate cu noua constantă.
- Modul 1 se mai numeşte şi monostabil programabil întrucât numărarea este anclanşată de o tranziţie pe un semnal întocmai ca la un monostabil la care anclanşarea este comandată tot de o tranziţie pe un semnal.
- Fig. prezintă variaţia ieşirii unui contor în modul 1.



Modul 3 sau generator de semnale dreptunghiulare:

- Ieşirea contorului va genera semnal dreptunghiular cu perioada egală cu perioada tactului înmulţită cu valoarea constantei;
- Factorul de umplere al semnalului va fi 1/ 2 dacă constanta este pară iar dacă aceasta este impară, semnalul va avea 1 logic o durată egală cu (n + 1)T/ 2 şi 0 logic o durată (n – 1)T/ 2, unde n este valoarea constantei iar T este perioada tactului;
- Fig. prezintă variaţia ieşirii unui contor în modul 3:



34. **Câte linii sunt necesare pentru un transfer paralel? Justificați.**

Întrucât se trimite un octet de date, avem nevoie de 8 linii. Mai avem nevoie de cel puțin 2 semnale de dialog – unul din partea transmițătorului și unul din partea receptorului, deci încă 2 linii. Mai avem nevoie de încă o linie pentru masa. Prin urmare, pentru un transfer parallel sunt necesare minim 11 linii.

35. **Ce este circuitul 8255? Prezentați caracteristicile sale.**
Circuit specializat programabil, specializat în transferal paralel de date.

- Dispune de 24 linii de intrare/ ieşire care pot fi configurate în mai multe feluri în funcţie de modul de lucru ales:
  - 2 grupe de câte 12 linii de intrare sau ieşire, fără semnale de dialog;
  - 2 grupe de câte 8 linii de intrare sau ieşire, cu semnale de dialog sau
  - o grupă de 8 linii bidirecţionale, cu semnale de dialog.
- Din cele 24 linii de intrare/ ieşire 16 au posibilităţi de memorare iar 8 nu au această facilitate.

- Comunicarea cu circuitul 8255 se face prin intermediul a 4 adrese de port, corespunzătoare porturilor A, B, C şi portului pentru cuvântul de comandă.

36. **Prezentați și comentați structura internă a circuitului 8255.**



  - A1 și A0 sunt intrări pentru selectarea unuia din cele 4 porturi interne ale circuitului: 00 pentru Port A, 01 pentru Port B, 10 pentru Port C și 11 pentru RCC; se leagă linii din mag. de adrese (de obicei A2 și A1);
- Tamponul date asigură legătura între circuit şi magistrala de date a sistemului: transferă cuvinte de comandă, de stare şi date.
- Logica scriere/ citire are rolul să conducă întregul transfer de date din interiorul circuitului:
  - Are ca intrări semnale de comandă din partea microprocesorului care îi comunică ce fel de operaţii se desfăşoară;
  - Acest bloc comandă cele 2 jumătăţi ale circuitului: grupul A şi grupul B;
  - Blocurile de control pentru grupele A şi B primesc comenzi de la blocul Logică scriere/ citire, primesc cuvintele de comandă şi generează comenzile pentru porturile corespunzătoare;
- Porturile A, B şi C au câte 8 biţi:

- Portul A poate fi ieşire, în modurile 0, 1 sau 2, cu posibilităţi de memorare sau intrare, în modurile 0, 1 sau 2, cu posibilităţi de memorare doar în modul 1 sau 2;
- Portul B poate fi ieşire, în modurile 0 sau 1, cu posibilităţi de memorare sau intrare, în modurile 0 sau 1, cu posibilităţi de memorare doar în modul 1;
- Portul C are funcţiuni multiple: poate fi ieşire, doar în modul 0, cu posibilităţi de memorare sau intrare, doar în modul 0, fără posibilităţi de memorare; dacă porturile A şi B lucrează în modurile 1 sau 2, atunci ranguri din portul C vor fi folosite pentru semnale de dialog şi întregul port C poate fi folosit pentru a obţine informaţie de stare de la circuit.

37. **Cum se programează circuitul 8255 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?**

- Programarea circuitului:
  - Se realizează prin transmiterea unui cuvânt de comandă la adresa portului cuvântului de comandă; se poate cere porturilor să lucreze în unul din următoarele moduri:
    - modul 0, numit şi mod intrare/ ieşire, pentru porturile A, B şi C,
    - modul 1, numit şi mod intrare/ ieşire cu dialog, pentru porturile A şi B şi
    - modul 2, numit şi mod bidirecţional cu dialog, doar pentru portul A.
  - Există şi posibilitatea ca, printr – o singură instrucţiune de ieşire, microprocesorul să comande ieşiri individuale ale portului C; se face printr – un cuvânt de comandă în care rangul 7 este la valoarea 0 logic; particularitatea este cunoscută sub numele mod “bit set/ reset” şi este utilă în aplicaţii de control.
  - O altă facilitate: generarea unui semnal care poate fi folosit ca cerere de întrerupere; va fi generat în anumite condiţii, care vor fi prezentate, şi, în plus, trebuie validat sistemul de întreruperi al circuitului; constă în câte un bistabil, pentru modurile de lucru 1 şi 2, iar activarea sau inactivarea bistabilului se face prin ranguri din portul C.

38. **Descrieți unul din modurile de lucru cu dialog ale circuitului 8255.**

- Modul 1(se mai numeşte şi mod de intrare/ ieşire cu dialog şi se foloseşte pentru operaţii de intrare/ ieşire cu dialog). Caracteristicile modului sunt următoarele:
  - se pot comanda independent grupul A şi grupul B;
  - grupul A conţine portul A şi 3 ranguri ale portului C iar grupul B conţine portul B şi alte 3 ranguri ale portului C;
  - rangurile nefolosite ale portului C pot fi comandate prin modul bit set/ reset;
  - porturile A şi B pot fi declarate ca intrări sau ieşiri având şi posibilităţi de memorare;

portul C are şi rol de registru de stare.

- Semnalele de dialog folosite în modul 1 intrare sunt:
  - /STB (“Strobe”): intrare prin care perifericul anunţă că a plasat date pe liniile portului; 0 logic va provoca încărcarea datelor în port;
  - IBF (“Input Buffer Full”): ieşire, activă la 1 logic, prin care portul anunţă perifericul că datele au fost preluate; semnalul redevine inactiv după ce semnalul /RD de la microprocesor devine inactiv, ceea ce corespunde situaţiei în care microprocesorul a preluat data încărcată cu /STB;
  - INTR (“Interrupt”): este o ieşire, activă la 1 logic, către microprocesor, prin care 8255 îi comunică acestuia că un port de intrare are o dată de transmis; semnalul poate fi cerere de întrerupere pentru microprocesor; semnalul va fi activ când /STB = 1, adică data a fost încărcată, IBF = 1, adică i s – a comunicat perifericului că data a fost preluată şi dacă sistemul de întreruperi al circuitului este activ; semnalul va fi dezactivat de frontul anterior al semnalului /RD care corespunde situaţiei în care microprocesorul a luat în considerare cererea; sistemul de întreruperi este implementat cu bistabilul INTEA pentru portul A şi INTEB pentru portul B şi este comandat în modul bit set/ reset prin rangurile PC4 pentru portul A, respectiv PC2 pentru portul B ale portului C.





Grup A in mod 1 intrare Grup B in mod 1 intrare

- Modul 2:
- Se mai numeşte şi mod bidirecţional cu dialog; semnalele de dialog au aceleaşi semnificaţii ca în modul 1, poziţiile lor relative sunt aceleaşi, existând, totuşi, o diferenţă: semnalul /ACK, la 0 logic validează transmiterea datelor de către portul A către periferic iar dacă este 1 logic liniile de date vor fi în a 3 – a stare; /ACK nu mai are semnificaţie de achitare, ci semnificaţie de cerere. Caracteristici:
  - doar grupul A poate lucra în acest mod,
  - grupul A este alcătuit din portul A şi 5 semnale de dialog care folosesc ranguri ale portului C,
  - grupul B poate fi programat în modul 1 sau 0,
  - există facilitatea de memorare şi la intrare şi la ieşire,
  - portul C are şi rol de registru de stare,

- Sistemul de întreruperi este implementat de bistabilele INTE1 şi INTE2. INTE1 este asociat ieşirii şi este comandat prin terminalul PC6 iar INTE2 este asociat intrării şi este comandat de terminalul PC4.



CURS IX

39. **Care sunt posibilitățile de conectare a porturilor la o UC cu microprocesor?**

- Intrare/ ieşire programabilă (PIO): se mai numește ”polling”



- Fiecare periferic/port are un indicator care poate fi realizat cu un bistabil prin care anunță dacă dorește să transfere ceva cu procesorul;
- Procesorul începe prin citirea indicatorului primului periferic: dacă îl găsește activ realizează transferul, dacă nu, citește indicatorul următorului periferic ș. a. m. d. până se închide bucla;
- Avantaje: soluție simplă, nu cere resurse scumpe;
- Dezavantaje: timpul procesorului este ineficient folosit, este dificilă asigurarea priorității unui periferic care ar avea nevoie de accese mai dese la procesor (dacă, de ex., perifericul P1 dorește să transfere cu procesorul după ce procesorul i-a citit indicatorul, va trebui să aștepte încheierea întregii bucle);

- Implementarea priorității în ”polling”:



- Perifericului P1 i se asigură prioritate mai mare ca celorlalte;
- Soluția constă în multiplicarea citirilor indicatorului lui P1 în buclă;
- Avantaj: P1 va fi testat de mai multe ori în cadrul unui ciclu;
- Dezavantaj: ciclul se lungește iar dacă se dorește ca și un lat periferic să aibă prioritate, ciclul se va lungi și mai mult.

DMA (Direct Memory Access)

- Transfer direct memorie – periferic sau periferic – periferic sau memorie – memorie (neutilizat pentru că este mai rapid prin UC);
- Nu implică UC dar cere hardware suplimentar (controller DMA) conectat pe magistrale;
- Exemple de periferice care utilizează transferul DMA în cadrul PC-ului: controlere de disc, plăci grafice, plăci de reţea, plăci de sunet;
- Transferul prin DMA se desfăşoară în cadrul unui canal DMA accesibil prin intermediul unor adrese de port;

40. **Prezentați 3 configurații DMA. Caracteristici.**

- Magistrală comună, controler DMA separat:



- Fiecare transfer foloseşte magistrala de 2 ori:
  - Port cu DMA,
  - DMA cu memoria
- UC este oprit de 2 ori/ transfer.

- Magistrală comună, controler DMA integrat:



- Controlerul DMA este conectat la mai multe porturi.
- Fiecare transfer foloseşte magistrala o singură dată: DMA cu memoria.
- UC este oprit o singură dată/ transfer.

- Magistrală de intrare/ ieşire distinctă:



- Fiecare transfer foloseşte magistrala comună o singură dată: DMA cu memoria.
- UC este oprit o singură dată/ transfer.

41. **Descrieți comunicarea UC – controler DMA – periferic.**

- Comunicarea UC – DMA – periferic:
  - Perifericul cere transfer de tip DMA activând intrarea DREQ (DMA Request) a controlerului DMA;
  - Controlerul DMA activează ieşirea sa HRQ spre intrarea HOLD a procesorului anunțându-l că are nevoie de magistrale;
  - Procesorul încheie ciclul maşină început, îşi trece magistralele şi semnalele de comandă în a 3 – a stare, respectiv în starea inactivă, şi activează ieşirea HLDA anunţând controlerul DMA că a cedat magistralele; cererea de pe intrarea HOLD trebuie să rămână activă pe toată durata transferului DMA;
  - Controlerul DMA activează ieşirea sa DACK comunicând perifericului că cererea sa DREQ a fost acceptată şi va începe transferul;
  - Controlerul DMA execută transferurile:
    - Memorie – port: pune adresa primului octet (cuvânt) pe magistrala de adrese, activează semnalul de comandă MEMR şi apoi IOW,
    - Port – memorie: activează semnalul de comandă IOR, pune adresa primului octet (cuvânt) pe magistrala de adrese şi apoi MEMW;

- ❑ După încheierea transferurilor controlerul DMA dezactivează ieşirea HRQ anunţând procesorul că nu mai are nevoie de magistrale.

42. **Ce este circuitul 82C37A? Prezentați caracteristicile sale.**

Controlerul DMA 82C37A (o variantă mai modernă a clasicului 8237A)

- ❑ Dispune de 4 canale independente,
- ❑ Poate fi cascadat pentru a obţine oricâte canale,
- ❑ Control individual (activare/ dezactivare şi polaritate) asupra fiecărei cereri DREQ şi fiecărui răspuns DACK,
- ❑ Permite transfer memorie – memorie,
- ❑ Rată de transfer ridicată: până la 4 MO/ sec. sau până la 6.25 MO/ sec. în funcție de frecvența tactului;
- ❑ Asigură incrementarea sau decrementarea adresei,
- ❑ Se foloseşte cu un registru extern pentru jumătatea mai semnificativă a adresei,
- ❑ Poate lucra în mai multe moduri,
- ❑ Compatibil TTL/ CMOS. (CURS VIII pentru moduri de lucru)



43. **Descrieți întreruperile externe.**

- Sunt provocate de evenimente externe microprocesorului care cer atenţie imediată din partea acestuia.
- Cel care cere întreruperea trebuie să:
  - Ţină cererea activată până când microprocesorul răspunde;
  - Se identifice atunci când microprocesorul o cere.
- Pot exista cereri simultane din partea mai multor surse => prioritizare:
  - Fie cu o logică de prioritizare:
    - Serială (“daisy – chain”) sau
    - Paralelă;
  - Fie cu un PIC;
  - Prioritizarea poate fi:
    - Fixă;
    - Programabilă sau
    - Rotativă.

- Există 2 tipuri de întreruperi externe:
  - Mascabile;
  - Nemascabile.

- Întreruperile externe mascabile:
  - Vin din partea periferiei sau altui microprocesor (în sisteme multiprocesor);
  - Mascarea se face prin program dezactivând sistemul de întreruperi;
  - Mascarea poate fi totală, acţionând asupra unui indicator din interiorul microprocesorului (soluţie implementată la microprocesoarele Intel şi clone);
  - Mascarea poate fi parţială, permiţând ca doar anumite cereri externe să fie luate în considerare, cele care au un nivel de prioritate mai mare ca unul programat în interiorul microprocesorului (soluţie implementată la unele microprocesoare din familia Freescale);
  - La luarea în considerare a unei cereri de întrerupere mascabile sistemul de întreruperi se dezactivează automat – este un mecanism de protecţie; reactivarea trebuie făcută de programator sau se face implicit în anumite cazuri;

- Întreruperile externe nemascabile:
  - Microprocesorul le ia în seamă întotdeauna;
  - Nu pot fi blocate decât prin hardware extern;
  - Rezervate pentru situaţii catastrofale, de exemplu:
    - O iminentă cădere a tensiunii de alimentare;

O eroare la memorie.

- Microprocesorul le distinge prin:
  - Intrări diferite (în majoritatea cazurilor); de ex. la familia Intel:
    - INTR pentru cereri mascabile şi
    - NMI pentru cereri nemascabile.
  - Cod unic (la unele microprocesoare din familia Freescale).
- Terminale ale microprocesorului implicate:
  - Pentru intrări (mascabile şi nemascabile);
  - Pentru comunicarea acceptării: poate fi:
    - Un terminal dedicat (de ex. INTA la familia Intel) sau
    - O anumită combinaţie pe unele terminale de comandă;
  - Magistrala de date (liniile D0 – 7) pentru primirea de către microprocesor a informaţiei de identificare a celui ce a generat cererea).
- Identificarea înseamnă plasarea pe magistrala de date a unui vector de întrerupere în timpul unui ciclu dedicat şi poate fi realizată prin:
  - Logică distinctă sau
  - PIC.

- Întreruperile externe sunt de 2 tipuri:
  - Active pe nivel;
  - Active pe front.
- Întreruperile externe active pe nivel:
  - Pe nivel 0 sau 1;
  - Cererea trebuie menţinută activă până când este luată în seamă de microprocesor;
  - Linia trebuie menţinută în starea sa inactivă atunci când nu este activă vreo cerere;
  - Este minimizat riscul luării în seamă a aşa numitelor “Spurious Interrupts”.

- Întreruperile externe active pe front:

- Pe front crescător sau descrescător;
- Risc de pierdere a unei asemenea cereri dacă nu există vreun mecanism de memorare;
- Poate fi transformată în o cerere activă pe nivel cu hardware extern (bistabil).

44. **Descrieți întreruperile interne.**

- Se găsesc la microprocesoarele peste 8 biţi şi la toate microcontrolerele;
- Se numesc şi excepţii la unele microprocesoare;
- O parte din ele se numesc şi "traps" la unele microprocesoare;
- Provocate de cauze interne procesorului;
- La microcontrolere pot fi mascate, la microprocesoare nu;
- 2 tipuri de cauze (la microprocesoare):
  - Evenimente interne speciale sau
  - Instrucţiuni dedicate (se mai numesc şi întreruperi software).

- Întreruperi interne provocate de evenimente speciale:
  - Pot fi generate înainte de execuţia unei instrucţiuni: de ex.: o violare de privilegiu sau cod ilegal etc.;
  - Pot fi generate după execuţia unei instrucţiuni: de ex.: o divizare la 0, obţinerea unui rezultat în afara unui domeniu, pas cu pas etc.
- Întreruperi interne datorate instrucţiunilor:
  - Există instrucţiuni ale căror execuţie este echivalentă cu generarea unei cereri de întrerupere; de ex.:
    - INT nn la familia Intel;
    - TRAP #n la microprocesoarele Freescale.
  - Pot fi folosite pentru emularea a noi instrucţiuni.
  - Pe lângă o eventuală prioritizare externă, există şi o prioritizare implicită a surselor de înterupere; de ex. la 8086:
  - Eroare la divizare, INT nn – prioritate maximă;
  - INTO;
  - NMI;
  - INTR;
  - Pas cu pas – prioritate minimă.

45. **Ce este circuitul 8259? Prezentați caracteristicile sale.**

Controlerul pentru întreruperi (PIC) 8259A

Circuitul respective combină multiple surse de întreruperi ce vin ca input într-o singură întrerupere ce servește drept output pentru microprocesorul gazdă.

- Poate gestiona şi prioritiza 8 cereri de întrerupere;
- Poate fi legat în cascadă cu alte 8 circuite similare asigurând astfel gestionarea şi prioritizarea a 64 cereri de întrerupere;
- Posibilitate de mascare individuală a cererilor;
- Mai multe moduri de gestionare a întreruperilor:
  - Fully nested,
  - Rotating priority,
  - Special mask şi
  - Poll.
- Necesită 2 - 4 cuvinte de iniţializare (ICW1 – 4) şi 4 cuvinte de operare (OCW1 – 4);
- Generează vectorul de întrerupere asociat cererii luată în considerare de procesor



46. **Cum se face și la ce folosește legarea în cascadă a circuitelor 8259?**



Structura acestui mecanism este redată de un 8259 ce servește ca master și alte două 8259 ce servesc ca slave-uri, legate prin liniile CAS0, CAS1, CAS2. Sursele de întreruperi se leagă la slave-uri, iar ieșirea ~INT a fiecărui slave nu se duce la procesor, ci se duce la master, iar ~INT-ul de la master se duce la procesor.

O configurație în cascadă ca cea prezentată anterior amplifică numărul de întreruperi care poate fi gestionat de sistem. Cum numărul maxim de interfațare poate fi 9(1 master și 8 slave-uri), rezultă că numărul maxim de întreruperi va fi 64.

CURS X

47. **Justificați existența unui circuit de memorare (bistabil, registru) în schema de comandă a unui led prin program.**

Pe magistrala de date circulă în mod continuu informații, adică informația se schimbă rapid pe această magistrală. Ca să vedem un LED luminând, avem nevoie ca acesta să lumineze cel puțin 100ms. O comandă atât de lungă nu poate să fie trimisă pe magistrală de date, adică nu poate să mențină activă o asemenea comandă pentru o perioadă atât de mare. Din acest motiv, avem nevoie de un circuit care memorează, adică un bistabil, care servește ca un port de ieșire.

Secvenţa ca LED – ul să lumineze este:

```
MOV  AL,00H
OUT  00H,AL
```

48. Descrieți o soluție pentru citirea stării unui comutator prin program.



Dacă lamela este în poziția prezentată în figura 1, codul citește 0 logic(pentru ca borna a fost legată la masă). Dacă lamela pleacă și ajunge pe cealaltă bornă, codul va citi 1 logic(de la alimentare prin rezistență).

- Secvenţa pentru soluţie:

```
IN  AL,00H
AND     AL,80H
JZ  SUS ; ramura corespunzătoare poziţiei din figură
; ramura corespunzătoare poziţiei contrare
```

CURS XII

49. **Care este diferența între arhitectura și microarhitectura unui microprocesor?**

- Arhitectură: setul de instrucțiuni, registrele, structura datelor în memorie; sunt informații accesibile programatorului;

- Microarhitectură: implementarea arhitecturii pe suportul fizic; este îmbunătățită continuu.

50. **Dați exemple de arhitecturi ale seturilor de instrucțiuni ale microprocesoarelor. Caracteristici.**

- CISC (Complex Instruction Set Computer)
  - Instrucțiuni complexe, lungi, cu multe moduri de adresare și cu durată mare de execuție;
  - Programarea este mai simplă, compilatorul este complex, viteză redusă;
  - Exemple: arhitectura Intel x86, Motorola 68k;
- RISC (Reduced Instruction Set Computer)
  - Instrucțiuni simple, scurte, cu durată mică de execuție dar și cu efect redus;
  - Număr redus de moduri de adresare, instrucțiuni pe 1 sau puține cicluri, compilatoare mai simple, viteză mai mare;
  - Exemple: PowerPC, ARM, SPARC;
- VLIW (Very Long Instruction Word)
  - Instrucțiuni lungi, pe mai multe cuvinte;
  - Dacă procesorul este multicore, se pot grupa mai multe instrucțiuni, 1/core, pentru a rezulta o instrucțiune lungă;

51. **Descrieți evoluția soluțiilor implementate în microprocesoare pentru execuția instrucțiunilor (fără hyperthreading).**

- Procesoare cu execuție secvențială:

  - Hardware ineficient folosit, viteză mică;
  - Simplitate, ușor de stabilit durata secvențelor de cod.

- Procesoare cu bandă de asamblare (pipeline):



- ❑ Rata de execuție crește de 5 ori (banda de asamblare are 5 nivele);
- ❑ Hardware eficient folosit; hardware complex;
- ❑ Latența este dată de cel mai lent nivel.

■ Procesoare cu superpipeline: Pentium 4 cu pipeline cu 20 nivele

- ❑ Nivelele mai lente sunt divizate în nivele cu latență mai mică;
- ❑ Hardware complex.

■ Procesoare superscalare:



- ❑ Au un singur nucleu dar mai multe resurse de execuție (multiple ALU, multiple FPU etc.);
- ❑ Execută simultan mai multe instrucțiuni.

52. **Care este cauza limitării eficienței benzii de asamblare? Prezentați soluții pentru creșterea eficienței benzii de asamblare.**

- Creșterea eficienței benzii de asamblare
  - Scade la apariția instrucțiunilor care rup secvențialitatea unui program: salturi, apeluri, întreruperi; pierderea este mare la apariția instrucțiunilor de salt sau apel condiționat;
  - Soluții:
    - Execuția speculativă: se ghicește ramura unui salt/apel condiționat care va fi continuată; în gazul ghicirii eronate, banda trebuie golită; în cazul ghicirii corecte, nu se pierde timp;
    - Întârzierea execuției: după instrucțiunea de salt/apel condiționat se plasează o instrucțiune care va fi executată indiferent de ramura care va continua; dacă nu sunt dependențe de date, această instrucțiune poate fi NOP; se câștigă timp pentru ca instrucțiunea de salt/apel condiționat să stabilească ramura pe care va continua;
    - Predicția ramurii: se ghicește ramura care se va executa dar nu aleator ci bazat pe anumite considerente, de obicei istoria salturilor;
      - Ex.: execuția unei bucle; o buclă este executată de mai multe ori înaintea terminării ei, însemnând că au loc mai multe ramificări în o direcție și doar o singură ramificare în cealaltă direcție; fie secvența în pseudocod HLL.

CURS XIII

53. **Care sunt diferențele principiale între microprocesoarele unicore, multimicroprocesoare, microprocesoarele multitasking și cele multicore?**

  - Microprocesoare unicore
    - Execuție secvențială a instrucțiunilor;
    - Facilități: pipeline, out-of-order execution (instruction level parallelilsm)
      - Performanța limitată de interdependențele între instrucțiuni.

        - Performanța pipeline-ului limitată de instrucțiunile care modifică secvențialitatea;
- Multimicroprocesoare: sisteme cu mai multe microprocesoare + circuite, cu acces comun la resurse;
    - Problemă: accesul la resursele comune.
- Microprocesoare multitasking (multithreading)
    - Un unic microprocesor fizic este văzut de software ca mai multe microprocesoare logice;
    - Fiecare microprocesor logic execută un task;
    - Problemă: comutarea taskurilor.
- Microprocesoare multicore
    - Mai multe microprocesoare fizice (core (nucleu)) execută fiecare câte un task.

54. **Prezentați schema bloc a unui microprocesor multicore cu hyperthreading.**



55. **Ce arată legea lui Amdahl?**

- G. Amdahl a considerat că orice program paralel are o componentă secvenţială care nu poate fi paralelizată,*S* şi o parte complet paralelizabilă, *P*; timpul de execuţie al programului pe un procesor unicore va fi *S + P* iar timpul de execuţie pe un processor cu n nuclee va fi *S + P/ n*; atunci FA va fi:

$$Speedup\ (n) = (S + P)/(S + P/n) = 1/((1 - P) + P/n) = 1/(S + P/n) \leq 1/S$$

adică creșterea de viteză este limitată de porțiunea din cod neparalelizată, indiferent de numărul de nuclee;

- este mai eficientă creșterea porțiunii din cod paralelizată decât creșterea numărului nucleelor; ex.: cod paralelizat în raport de 30%, rulând pe un procesor cu 2 nuclee; dublând numărul nucleelor scade timpul de rulare de la 85 unități la 77,5 unități; dublând porțiunea din cod paralelizată, scade timpul de rulare de la 85 unități la 70 unități;

56. **Prezentați structura unui microprocesor multicore simetric și a unuia asimetric.**

57. **Prezentați schema bloc a unui microprocesor Intel Quad Core și a unui microprocesor AMD Dual sau Quad Core. Care sunt diferențele principiale?**



În cazul microprocesoarelor Intel, ieșirea la memorie se realizează printr-o singură cale. În cazul microprocesoarelor AMD, avem căi distincte de access la memorie. Distincția se face fie la nivelul core-ului, fie la nivelul socket-ului.

CURS XIV

58. **Descrieți 3 inovații ale microarhitecturii Intel Core.**

- Intel Wide Dynamic Execution:
  - O combinație de tehnici folosite la procesoarele Pentium: analiza fluxului de date, execuția speculativă, execuția out-of-order, superscalaritatea;
    - Scopul este eliminarea sau minimizarea timpilor de așteptare;
    - Permite creșterea numărului de instrucțiuni care pot fi executate în 1 ciclu;
    - Fiecare nucleu poate executa până la max. 4 instrucțiuni simultan; un procesor cu 4 nuclee poate executa 16 instrucțiuni simultan;
    - Utilizând macro și microfuziunea numărul de instrucțiuni executate simultan de un nucleu poate crește la 6.
  - Predicția performantă a salturilor și apelurilor condiționate;
  - Macrofuziunea:
    - Înseamnă unirea a 2 instrucțiuni în o singură secvență de microinstrucțiuni, exemplu: o instrucțiune de comparare urmată de o instrucțiune de salt condiționat;
    - Este posibilă doar între anumite perechi de instrucțiuni.
  - Microfuziunea:
    - Înseamnă unirea a 2 sau mai multe microoperații care alcătuiesc execuția unei instrucțiuni;
    - Este posibilă doar între anumite perechi de instrucțiuni.

- Intel Intelligent Power Capability
  - Gestionează puterea în mod dinamic;
  - Se bazează pe Power-Gating; întârzierea introdusă de etajul de comandă a alimentării este minimizată.

- Intel Advanced Smart Cache:
  - Prin crearea unei memorii cache L2 comune, crește probabilitatea ca fiecare nucleu să acceseze informația dorită din memoria cache;

- Dacă un nucleu accesează rareori memoria cache comună, alt nucleu poate să o utilizeze mult mai intens.

59. **Prezentați schema bloc a unui microprocesor i3 sau a unuia i5. Caracteristici.**

- Microprocesorul i3
  - Procesor folosit la desktop-uri și laptop-uri;
  - Procesor cu 2 nuclee, unele modele din generația a 8-a au 4 nuclee; prin implementarea HT, se obțin 4 thread-uri;
  - Memorie cache L3 de capacitate 3 sau 4 Mo;
  - Variante:
    - Viteze mici, 1.30 GHz – 1.80 GHz, și putere/nucleu 11.5 W, 15 W sau 25 W; folosite în laptop-uri;
    - Viteze medii, 2.00 GHz – 2.50 GHz, și putere/nucleu 28 W, 35 W sau 37 W; folosite în laptop-uri și desktop-uri;
    - Viteze mari, 2.90 GHz – 3.90 GHz, și putere/nucleu 35 W, 37 W sau 54 W; folosite în desktop-uri.



60. **Prezentați schema bloc a unui microprocesor i7. Caracteristici.**

- Microprocesorul i7:
  - Procesor performant folosit la servere, desktop-uri și laptop-uri;
  - Procesor cu 4 – 10 nuclee; au HT iar unele modele și TB;
  - Memorie cache L1, 32 Ko pentru cod și 32 Ko pentru date, L2, 256 Ko și L3 de capacitate 6, 8 sau 12 Mo;
  - Viteză: 2.93 – 3.70 GHz, putere maximă/nucleu: 140 W.

61. **Descrieți minim 2 îmbunătățiri interne implementate în microprocesorul i7.**

- Modificarea microarhitecturii:
  - În variantele anterioare un acces la memorie cerea parcurgerea traseului: procesor – FSB – Northbridge – controlerul de memorie – memorie; prin includerea controlerului de memorie în procesor scade latența și crește rata de transfer pentru că scade nr. acceselor exterioare la memorie; similar dacă se dorește un transfer prin PCIe;



- Modificarea rețelei de interconectare:
  - A fost introdusă o rețea de interconectare de tip punct – la – punct, Intel QuickPath Interconnect (QPI) și o nouă structură a memoriei, cea distribuită; QPI asigură o rată de transfer de 25.6 GO/s;
  - În variantele anterioare nucleele erau legate la o memorie comună prin o magistrală comună; în noua variantă, fiecare nucelu are propria memorie, se pot executa accese simultane, nuceleele pot comunica între ele mai rapid (pot avea loc comunicări simultane între perechi de nuclee), iar dacă un nucleu dorește acces la o altă memorie poate face accesul prin nucleul de care aparține respectiva memorie;





62. **Descrieți minim 3 îmbunătățiri interne implementate în microprocesorul i9.**

- Bandă de asamblare cu mai multe nivele și algoritm de predicție mai performant;
- Suport pentru setul de instrucțiuni AVX-512: ptr. operațiile de tip SIMD:
  - Nr. de registre pentru operații vectoriale și capacitatea lor s-au dublat; ca urmare, se pot executa 2 operații de *load* pe 64 biți și una de *store* pe 64 biți în același ciclu, față de o operație de *load* pe 64 biți și una de *store* pe 32 biți;
  - Conține o unitate suplimentară de FMA (Fused Multiply-add Unit) pentru operații aritmetice pe 256 biți;
- Reordonarea memoriei cache: prin creșterea memoriei cache locale L2; în acest fel structurile de date vor fi mai apropiate de nucleu;
  - Quadruplarea capacității memoriei cache L2 a redus la jumătate rata de miss, păstrând asociativitatea;